【导读】运算放年夜器的输入差分电容与反馈电阻配合作用，会于频率相应中引入顶点，进而威逼体系不变性并抬升高频段的噪声增益。这种效应凡是会致使相位裕量降落及输出噪声晋升，对于周详电路设计组成挑战。以往经常使用的差模电容（CDM）丈量方式——例如借助高阻抗反相布局、不变性评估或者噪声模子阐发——往往步调繁杂且耗时。为此，摸索更直接的丈量路子显患上尤为须要。

输入电容可能会成为高阻抗及高频运算放年夜器(op amp)运用的一个重要规格。值患上留意的是，当光电二极管的结电容较小时，运算放年夜器的输入电容会成为噪声及带宽问题的主导因素。

运算放年夜器的输入电容及反馈电阻于放年夜器的相应中孕育发生一个顶点，从而影响不变性并增长较高频率下的噪声增益。是以，不变性及相位裕量可能会降低，输出噪声可能会增长。现实上，之前的一些CDM（差模电容）丈量技能依据的是高阻抗反相电路、不变性阐发以和噪声阐发。这些要领可能会很是繁琐。

于诸如运算放年夜器之类的反馈放年夜器中，总有用输入电容由 CDM与负输入共模电容（或者对于地的CCM–）并联构成。CDM难以丈量的缘故原由之一是运算放年夜器的重要使命是避免两个输入不相干。与丈量CDM的难度比拟，直接丈量对于地的正输入共模电容CCM+相对于轻易一些。于运算放年夜器的同相引脚上放置一个较年夜的串联电阻并施加正弦波或者噪声源，就能够利用收集阐发仪或者频谱阐发仪来丈量由运算放年夜器输入电容而孕育发生的-3dB的频率相应。假设CCM+与CCM–不异，尤其是对于在电压反馈放年夜器。

可是，这些年来，丈量CDM变患上日趋坚苦，运算放年夜器的固有特征会迫使其输入相等，从而自举CDM, 是以所利用的各类差别的技能都没法使人满足。当输入被强迫分隔并举行电流丈量时，输出将试图举行匹敌。检测CDM的传统要领是间接丈量，该要领依靠在相位裕度的降低，且因并联利用CCM–等其他电容而变患上更繁杂。

咱们但愿待测运算放年夜器可以或许像客户日常平凡的用法同样，于闭环前提下正常运行并履行功效。建议的一种可行要领是分散输入并举行输出削波，可是这可能会使内部电路没法事情（取决在运算放年夜器拓扑），是以实测电容可能没法反应现实事情电容。于这类要领中，不会对于输入举行过分分散，以免输入级的非线性以和过量的输出摆幅或者削波。本文将先容一种简朴直接的CDM丈量要领。

丈量CDM新要领

只利用增益为1的缓冲电路，并利用电流源激励输出及反相输入。输出及反相输入将仅于运算放年夜器答应的规模内变更。于低频下，输出的变更很小，是以经由过程CDM的电流会很小。而于太高频率下，测试可能会无效，何况成果也没用。但于中频下，运算放年夜器的增益带宽会降落，但不至在过低，输出变更仍可提供充足年夜的电压激励及可丈量的经由过程CDM的电流。

LTspice®的本底噪声险些不受限定，是以可以举行简朴的测试仿真，如图1所示。当发明该技能于LTspice中相称正确有用后，接下来的问题就是“我能否于实际世界中得到充足的SNR以举行优良的丈量？”

图1. 直接丈量LTspice中的 CDM阻抗。绘制V(r)/I(R1)曲线以得到阻抗。于本例中，于1 MHz频率下，-89.996°时Z为19.89437kΩ (10(85.97/20)), 使用公式C = 1/(2π × Z × Freq)，Z正好为8 pF。

T该相位角险些等在-90°，这注解阻抗是容性的。2pF共模电容不会粉碎丈量，由于CCM–不于路径中，且1/(2×π×Freq×CCM+) 1Ω。

挑战：找到适合的装备及现实测试设置

如图1所示，将2kΩ电阻串联于运算放年夜器的输出端，以将激励从电压源转换为电流源。这将答应节点“r”中存于小电压（它不会与于运算放年夜器的同相引脚中所看到的电压相差太远），并将致使小电流流入待测CDM的输入端之间。固然，此刻的输出电压很小（由待测器件(DUT)举行缓冲），并且CDM中的电流也很小（于本仿真中为57nA），是以于事情台上利用1Ω电阻举行丈量将很坚苦。LTspice.ac及LTspice.tran仿真没有电阻噪声，但实际世界中的1Ω电阻具备130pA/√Hz的噪声，从咱们预期的57nA 电容电流中只能孕育发生57nV旌旗灯号。进一步的仿真注解，用50Ω或者1kΩ取代R1不会致使于方针带宽规模内的频率下游入CCM+的损耗电流过年夜。为了得到比简朴电阻更好的电流丈量技能，可以使用跨阻放年夜器(TIA)取代R1。TIA输入会毗连到运算放年夜器的同相引脚，于该引脚上需要电流，同时电压固定为虚地以消弭CCM–中的电流。事实上，这恰是Keysight/Agilent HP4192A等四端口阻抗阐发仪的实现方式。HP4192A可以于5Hz至13MHz的频率规模内举行阻抗丈量。市场上采用不异阻抗丈量技能的一些新装备包括具备10Hz至120MHz规模的E4990A阻抗阐发仪及具备20Hz至2MHz规模的周详LCR表（如Keysight E4980A）。

以下面图2测试电路所示，因为阻抗阐发仪内部的TIA，运算放年夜器的同相引脚连结虚地状况。正因云云, CCM+的两个端子都被视为处在地电位，是以不会影响丈量。DUT的CDM两头孕育发生的小电流将流经TIA的反馈电阻Rr然后由内部电压表举行丈量。

图2 CDM测试电路。

任何利用主动均衡电桥阻抗丈量要领的四端口装备都是丈量CDM的适合选择。它们设计为从内部振荡器孕育发生正弦波，该内部振荡器以零为中央点，具备正负摆幅，可用在双电源供电。假如运算放年夜器DUT由单电源供电，则应调解偏置功效，以使旌旗灯号不会发生对于地削波。图3中利用了HP4192A，并显示了与DUT的具体毗连。

图3. CDM直接丈量要领的测试设置。

图4显示了切当的测试设置，以使电路板及连线对于CDM的寄生电容孝敬极小。任何通用电路板都可用在低速运算放年夜器，而高速运算放年夜器则需要更严酷的PCB板结构。垂直接地的铜分开板能确保输入端及输出端看不到与 DUT CDM平行的其他场路径。

图4.HP4192A设置电路板演示。右边为经由过程2kΩ的激励及电压回读。所用DUT是贴在LB2223试验板上的8引脚SO封装的LT1792。TIA位在HP4192A内部的左边。

成果与会商

起首，于丈量电路板的板电容时没有利用DUT。图4所示电路板的丈量前提是16fF电容且没有DUT。这是一个相称小的电容，可以纰漏不计，由于凡是CDM的预期值为几百至几千fF。

利用这类新的CDM丈量技能，可以丈量年夜大都JFET及CMOS输入型运算放年夜器。为了申明该要领，以丈量低噪声精度JFET运算放年夜器LT1792为例。下表列出了于必然频率规模内的阻抗(Z)、相位角(θ)、电抗XS及 CDM的计较值。当相位角为-90°时，阻抗体现为纯容性。

表1. 电源为±15 V时，LT1792于差别频率下的阻抗丈量

上述表1给出了于500kHz至5MHz频率规模内的丈量成果。于该频率规模内的相位靠近在纯容性（相位角为-89°至-90°）。同时，电抗XS决议了总输入阻抗，即Z≈XS。CDM的计较平均值约为10.2pF。最高丈量频率为5MHz，由于该器件带宽仅可达5.6MHz。更低频率下 的成果变患上非相关。推测这是因为运算放年夜器的举动使输出电压降低，CDM电流迅速消减，同时XS阻抗于低频时变年夜。

还有应于每一个阶跃频率处查抄运算放年夜器的输出，以确保它不会被阻抗阐发仪孕育发生的旌旗灯号过驱。来自HP4192A的该旌旗灯号的幅度可于0.1V至1.1V规模内调治，这恰好足以于运算放年夜器的输出中孕育发生摆动，并使反相输入引脚中的电压电平略微发生变更。图5显示了频率为800kHz时，运算放年夜器输出真个峰峰值无掉真旌旗灯号（绿色旌旗灯号）为28mV。2.76V峰峰值幅度(1Vrms)的黄色旌旗灯号是直接从阐发仪的振荡输出端口探测患上的。公允起见，可以肆意决议不答应输出掉真，岂论是对于DUT还有是对于HP4192A检波器。只管该设置相对于来讲其实不受探头效应的影响，但于获取阻抗及相位的现实数据时已经经将探头移除了。

图5. 于HP4192A“Osc”输出端口及运算放年夜器输出引脚探测到的输出。

咱们举行了于差别电源电压下丈量CDM的测试。CDM对于电源及共模电压的依靠性会随运算放年夜器的差别而有所差别；差别的拓扑及晶体管类型估计会致使高压电源及低压电源差别的结寄生效应。表2给出了电源不变于±5V规模内LT1792的成果。CDM的丈量平均值为9.2pF，与采用±15V电源时的成果10pF相称靠近。是以，可以患上出结论，LT1792的CDM不会随电源电压的转变而发生显著变化。这与其CCM形成为了光鲜的对于比，后者会随电源电压发生显著变化。

表2. 电源为±5 V时，LT1792于差别频率下的阻抗丈量

同时，双极性输入运算放年夜器险些与其FET同类产物同样简朴。可是，因为它们与CDM电流并联，是以它们的高输入偏置电流及电流噪声较为较着。此外，双极性差分对于输入内涵的固有差分电阻RDM也与CDM并联。表3以低噪声周详放年夜器ADA4004为例，显示了其阻抗丈量。显然，相位其实不暗示纯容性举动，由于它阔别-90°。只管4MHz、5MHz及10MHz频率很是靠近，但并联等效阻抗RC模子将合适本例，以便可以或许从其他电阻中提掏出CDM。是以，表3中显示了于必然频率规模内的并联电导GP, 电纳BP及CDM的计较值，此中假设CPP等在CDM。

表3. 电源为±15 V时，ADA4004于整个频率规模内的阻抗丈量

按照表3中的成果，可以估算出ADA4004的CDM约为6.4pF。成果还有注解，于表3所示的整个频率规模内，CDM具备相称年夜的并联电导GP,并不是纯容性CDM。丈量显示该双极性运算放年夜器的现实输入差分电阻约为40kΩ(1/25μS)。

附注：咱们测验考试了对于其他类型运算放年夜器举行丈量，例如零漂移运算放年夜器(LTC2050)及高速双极性运算放年夜器(LT6200)。成果非相关，推测缘故原由是零漂移运算放年夜器中的开关伪现像以和高速双极性运算放年夜器中的过年夜电流噪声。

参考结论

丈量CDM其实不坚苦。需要留意的一点是，HP4192A以幅度及角度陈诉阻抗。电容读数假设为简朴的串联RC或者并联RC，而运算放年夜器的输入阻抗可能要繁杂患上多。电容读数不该仅利用外貌标称值。每一个运算放年夜器均具备各自的怪异环境。输入阻抗由容性电抗主导的频率规模可能因设计而异。输入级设计、所用器件及工艺、米勒效应以和封装均可能对于差分输入阻抗和其丈量孕育发生很年夜的总体孝敬。咱们对于JFET输入运算放年夜器及双极性输入运算放年夜器举行了丈量，展示CDM成果以和双极性输入运算放年夜器的RDM成果。

保举浏览：

安森美破解具身智能落地难题，全链路方案助推呆板人财产化

电力体系安全守护者：消弧线圈技能深度剖析与运用指南

下一代智能耳机：压缩技能驱动AI功效交融立异

逾越分辩率！解锁挪动测绘相机体系的要害暗码

冲破显示局限！艾迈斯欧司朗光谱传感技能让屏幕主动顺应情况